Logique numérique et interfaces
Progression
#Logique numérique et interfaces
Les circuits logiques relient le monde analogique (capteurs, boutons) aux systèmes numériques (microcontrôleurs, FPGA). Comprendre portes logiques, seuils de tension et interfacing permet d’éviter des erreurs coûteuses.
#Niveaux logiques
Une entrée numérique interprète une tension en fonction de seuils : V_IL (maximum pour un 0) et V_IH (minimum pour un 1). Entre les deux se trouve la zone indéterminée. Les familles TTL et CMOS ont des seuils différents; il faut vérifier la compatibilité (ex: TTL vers CMOS nécessite parfois un transistor ou un buffer). Les sorties sont limitées par des courants max (source/sink) qu’il ne faut pas dépasser.
#Portes logiques et tables de vérité
Sortie à 1 seulement si les deux entrées valent 1.
| A | B | OUT |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Manipulez les entrées A/B pour visualiser instantanément l’impact sur le schéma et la table de vérité. L’animation met en évidence la ligne active et rappelle l’expression booléenne correspondante.
Les portes de base (NOT, AND, OR, NAND, NOR, XOR) se combinent pour implémenter n’importe quelle fonction booléenne. On utilise l’algèbre de Boole pour simplifier des expressions et réduire le nombre de portes ou de transistors.
#Bascules et synchronisation
Les bascules (latch, flip-flop) stockent un bit. Les bascules D échantillonnent l’entrée sur un front d’horloge et fournissent une sortie stable tant que l’horloge ne commute pas. Le respect des temps de setup/hold est essentiel pour éviter les métastabilités.
Un capteur analogique produit une tension 0–3 V. On la conditionne via un amplificateur et un diviseur pour atteindre les seuils de la porte logique cible (ex: 0–5 V).
#Latch SR : mémoire asynchrone
S=R=0: les deux portes reçoivent 0 et la boucle maintient l’état mémorisé.
Le latch SR (Set/Reset) est la brique mémoire minimale. En version NOR, les entrées actives haut reproduisent exactement l’intuition S=1 → Q=1, R=1 → Q=0 et S=R=0 maintient l’état. En version NAND, les entrées sont actives bas : l’évènement est un 0 bref sur S̅ ou R̅, très pratique pour implémenter une mémoire grâce à des portes universelles NAND. L’animation met en lumière la boucle de rétroaction qui maintient la sortie et les états interdits à éviter (S=R=1 pour NOR, S=R=0 pour NAND).
#Décomposition en bascule D
On part de deux portes (NOR ou NAND) interconnectées : la sortie d’une porte revient sur l’entrée de l’autre, créant une mémoire à rétroaction positive.
#Construire un mini-circuit combinatoire
Ce builder vous permet d’assembler votre propre logique combinatoire: partez des entrées A/B/C, ajoutez des portes, chaînez leurs sorties et organisez visuellement le plan en faisant glisser chaque bloc. La sortie obtenue est recalculée en temps réel et l’expression booléenne associée s’affiche pour aider à reconnaître les simplifications possibles. Combinez par exemple un XOR suivi d’un AND pour détecter une différence puis la valider avec un troisième signal, ou un réseau NAND-only pour illustrer l’universalité de cette porte.
#Conversion analogique-numérique
Un convertisseur analogique-numérique (CAN/ADC) échantillonne la tension et la convertit en code binaire. Les paramètres clés : résolution (nombre de bits), fréquence d’échantillonnage, erreur de quantification et bruit. Avant le CAN, on ajoute souvent un filtre passe-bas anti-repliement pour respecter le théorème de Nyquist.
Attention aux masses de référence (ground), aux tensions de protection (diodes ESD), et aux composants de translation de niveau (level shifters). Un mauvais retour de masse peut anéantir un signal numérique propre.
Cette transition analogique/numérique est cruciale pour connecter le monde physique aux logiciels : comprendre les seuils et les temporisations évite d’interpréter du bruit comme des événements et permet de bâtir des systèmes fiables.