Aller au contenu principal

Mémoire et processeur

#Mémoire et processeur

Registres, caches, mémoire principale; latences, localité; ISA vs micro‑architecture.

#Hiérarchie mémoire

  • Registres → L1 → L2 → L3 → RAM → disque.
  • Localité temporelle/spatiale, lignes de cache, politiques d’écriture (write‑back, write‑through).
Ordres de grandeur (indicatif)

Registre/L1: ~0.5–4 ns • L2: ~7–15 ns • L3: ~20–40 ns • RAM: ~60–120 ns. Les valeurs réelles varient selon CPU et fréquences. L’important: l’écart de plusieurs ordres de grandeur entre registres/caches et RAM.

#Exécution

  • Pipeline, prédiction de branchement, exécution hors‑ordre; impact des cache‑miss et des branch mispredicts sur l’IPC.

#Expérience: localité de cache (Python)



Mesure côté navigateur
Cette démo Pyodide illustre la localité, mais les chiffres absolus diffèrent du natif. Retenez la tendance: parcours séquentiel exploite mieux les caches.


#Conseils perf


    

  • Parcours séquentiels, structures contiguës, réduire les aléas de branchement.
    • 

  • Grouper les champs accédés ensemble (localité des données), limiter l’empreinte mémoire chaude.
    • 



#Quiz


Dans la hiérarchie mémoire, quel niveau est généralement le plus lent parmi ces choix ?